Artikel-ID: 000086904 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2018

Warum startet der Intel® Stratix® 10, Intel Arria® 10 und Intel Cyclone® 10 EMIF IP-Kalibrierungssequenzer nicht mit der Kalibrierung auf der zweiten EMIF-IP, wenn die erste EMIF-IP in der gleichen I/O-Spalte die Kalibrierung fehlschlägt?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn eine EMIF-IP-Kalibrierung fehlschlägt, wird die Kalibrierung einer anderen EMIF-IP, die in der gleichen I/O-Spalte residieren, nicht gestartet.

 

Lösung

Dies ist ein erwartetes Verhalten gemäß der IP-Spezifikation.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.