Artikel-ID: 000086897 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.07.2018

Warum schlägt die Konfiguration des Intel® Stratix® 10 MX-Geräts fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Hoher Bandbreitenspeicher (HBM2) Schnittstelle Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Software Version 18.0 schlägt ein Intel® Stratix® 10 MX-Gerät bei der Konfiguration fehl, wenn der WLL-Referenztakt (Universal Interface Block) PLL nicht läuft, selbst wenn im Projekt keine HBM2-IP vorhanden ist.

    Lösung

    Verbinden Sie den UIB PLL-Referenztakt mit dem Intel Stratix 10 MX-Gerät und stellen Sie einen Takt bereit, der der erforderlichen Spezifikation entspricht, die in den Pin-Anschlussrichtlinien der Intel® Stratix® 10-Gerätereihe angegeben ist.

    Dieses Problem wurde in Intel® Quartus® Prime Pro Edition Software Version 18.0.1 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.