Artikel-ID: 000086884 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.09.2019

Warum unterscheidet sich die von der PHY Lite für parallele Schnittstellen generierte Frequenz Intel® Arria® 10 FPGA IP von der Eingabefrequenz des Benutzers?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • PHY Lite für parallele Schnittstellen Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.1 und der Intel® Quartus® Prime Standard Edition Software Version 18.1 Update 1 können Sie feststellen, dass sich die Interface-Taktfrequenz, die PLL-Referenz-Taktfrequenz und die VCO-Taktfrequenz der PHY Lite für Parallelschnittstellen Intel® Arria® 10 FPGA IP generierten von der Eingabefrequenz des Benutzers unterscheidet. Wenn Sie eine RTL-Simulation durchführen, sehen Sie, dass die verwendete Frequenz die Eingabefrequenz des Benutzers und nicht die Frequenz im Kompilierungsbericht ist.

    Zum Beispiel

    Lösung

    Um ein Rundungsfehler in der RTL-Simulation zu vermeiden, werden die Frequenzen bis zur nächstgelegenen geraden Zahl herumgerundet, sodass jeder Taktrand während der Simulation ausgerichtet wird. In der realen Hardware ist die Frequenz jedoch die Frequenz im Kompilierungsbericht.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.