Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 18.1 können beim Kompilieren des Projekts mit aktiviertem Signal Tap max. Skew-Verletzungen auftreten. Diese Verletzungen treten bei Designs auf, die auf Intel® Arria® 10 Geräte abzielen, da die automatisch generierte Timing-Einschränkung in intel_signal_tap.sdc die maximale Verzögerung auf 1 ns begrenzt.
Um dieses Problem zu umgehen, schreiben Sie eine set_max_delay-Beschränkung wie folgt, um die set_max_delay-Einschränkung in der automatisch generierten intel_signal_tap.sdc zu überschreiben:
set_max_delay von [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[*]}] zu [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_ stp_status_bits_cdc_u1|stp_status_bits_out[*]}] 30.000