Artikel-ID: 000086863 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 21.02.2019

Fehler: Interner Fehler: (<signal name=""> =&gt; <signal name="">) Interner Fehler: Standardlogik: std_logic Ports/Signale muss breite 1 sein, war aber <n></n></signal></signal>

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 18.1 Update 1 und früher können Sie diesen Fehler beim Generieren eines Platform Designer Systems sehen. Dieser Fehler tritt auf, wenn das Platform Designer-System eine allgemeine Komponente enthält.

    Lösung

    Um dieses Problem zu umgehen, wählen Sie die Komponente im Platform Designer aus und dann die Registerkarte Komponenteninstanziierung. Ändern Sie die Breite jedes Signals auf 1, setzen Sie dann die Breite auf den ursprünglichen Wert zurück und generieren Sie das HDL.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel Quartus Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.