Artikel-ID: 000086848 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.09.2019

Warum ignoriert der Intel® Quartus® Prime Timing Analyzer die Timing-Einschränkungen für die Intel® Arria® 10/Cyclone® 10 Hard IP für PCI Express*?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.2 und früher ignoriert der Intel® Quartus® Prime Timing Analyzer die Timing-Einschränkungen für die Intel® Arria® 10/Cyclone® 10 Hard IP für PCI Express*, wenn Sie eine generierte Anweisung in Ihrem VHDL- oder Verilog-Code haben, um die IP in Ihrem Design zu erstellen. Dieses Problem tritt auf, da die generate-Anweisung ein "\" als Hierachy-Pfad erstellt, der von der Intel Arria 10/Cyclone 10 Hard IP für PCI Express* SDC-Dateien (Synopsys* Design Constraint) nicht erkannt wird.

    Lösung

    Um dieses Problem zu beheben, laden Sie die Datei Intel® Arria® 10/Cyclone® 10 Hard IP for PCI Express* SDC herunter und ersetzen Sie die altera_pci_express.sdc in //altera_pcie_a10_hip/ide.
    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 19.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Cyclone® 10 FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.