Dieser Fehler kann beim Programmieren eines Intel® FPGA mit einer SVF-Datei mit dem JTAG Chain Debugger in der Intel® Quartus® Prime Software angezeigt werden.
Dies ist bekannt, wenn die SVF-Datei mit auf 6 MHz gesetztem TCK erstellt wird und die Intel® FPGA Download Cable II (ehemals als USB-Blaster II bezeichnet) mit einem Standardmäßig-TCK-Wert von 24 MHz läuft.
Wenn die SVF-Datei mit einer TCK-Einstellung auf 25 MHz erstellt wird, würde dies gut funktionieren, solange der TCK des Intel FPGA Download Cable II nicht geändert wird.
Wenn die SVF-Datei mit 6 MHz als TCK erstellt wird, sollte die Intel® FPGA Download Cable II-Frequenz auf 6 MHz heruntergefahren werden, um die SVF-Dateieinstellung zu erhalten.
Öffnen Sie dazu die Nios II Command Shell und geben Sie den folgenden Befehl ein:
"jtagconfig --setparam 1 JtagClock 6M"