Der rx_syncclock ist nicht verwendet, wenn der Intel® MAX® 10 FPGA Soft LVDS einen noch serialiser/deserializer (SERDES)-Faktor hat. Daher ist rx_syncclock im Soft LVDS Intel® FPGA IP Empfänger nicht verfügbar, wenn ein sogar SERDES-Faktor ausgewählt wird.
Für dieses Problem ist keine Problemumgehung erforderlich.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.