Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition 18.0 und früher kann dieser interne Fehler bei der Implementierung einer LVDS-SERDES-IP mit externer PLL-Option angezeigt werden, bei der die externen LVDS-Ports ext_loaden und ext_fclk direkt mit der obersten Ebene verbunden ext_fclk.
Lösung
Um das Problem zu umgehen, verbinden Sie sowohl LVDS-ext_loaden als auch ext_fclk mit einer externen PLL.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.