Artikel-ID: 000086809 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.02.2021

Warum werden die strobe_out- und strobe_out_n Signale in nicht benachbarten Pins platziert, wenn der komplementäre Strobe im PHY Lite für parallele Schnittstellen Intel® Arria® 10 FPGA IP verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • PHY Lite für parallele Schnittstellen Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in PHY Lite für parallele Schnittstellen Intel® Arria® 10 FPGA IP werden die strobe_out- und strobe_out_n-Signale in nicht benachbarten Pins platziert, wenn Sie komplementäre Stroboskope auswählen und das Design ohne Pinpositionszuweisungen kompilieren.

    Lösung

    Um dieses Problem zu umgehen, weisen Sie die Pinpositionen der strobe_out - und strobe_out_n Signale zu, indem Sie sie an den benachbarten DQS/DQSn-Pins platzieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.