Artikel-ID: 000086807 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.05.2021

xwässab: *F, AKTUALISIEREN: Zeitskalierungsrichtlinie fehlt in einem oder mehreren Modulen.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.1 wird diese Fehlermeldung möglicherweise beim Simulieren der HBM2-Schnittstelle (High Bandwidth Memory) Intel FPGA IP Design-Beispiel mit dem Cadence* Xcelium* Simulator angezeigt.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 21.1 zu beheben, führen Sie die folgenden Schritte durch:

    1. Gehen Sie zu /sim/ed_sim/sim/xcelium/
    2. Öffnen Sie xcelium_setup.sh mit Ihrem bevorzugten Texteditor
    3. Suchen Sie die Zeile "USER_DEFINED_ELAB_OPTIONS" und fügen Sie die Option "-timescale 1ps/1ps" hinzu. Nach der Bearbeitung xcelium_setup.sh sieht die Zeile "USER_DEFINED_ELAB_OPTIONS" wie folgt aus: USER_DEFINED_ELAB_OPTIONS="-Zeitskalierung 1ps/1ps"
    4. Führen Sie ./xcelium_setup.sh aus

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

     

     

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.