Warum schaltet das Altera PLL den Eingangs-Referenztakt nicht um, wenn der manuelle Umschaltmodus in Arria® V-, Cyclone® V- und Stratix® V-Geräten verwendet wird?

Aufgrund eines Problems mit Intel® Quartus® Prime Software Version 17.1 und früher kann es sein, dass die Altera® PLL die Referenz-Takteingabe nicht umschalten, wenn der manuelle Switchover-Modus in Arria® V-, Cyclone® V- und Stratix® V-Geräten verwendet wird.  Wenn dieses Problem auftritt, wählt Altera PLL immer einen von zwei Referenztakten aus, unabhängig vom Status des Extswitch-Signals.

Ob dieses Problem auftritt, erfahren Sie aus dem Bericht.   Siehe PLLClk Select unter PLL Usage Summary in dem bericht.  Es gibt eine PLL Referenz-Takteingabe-0-Quelle und eine PLL-Referenz-Clock-Eingabe-1-Quelle.  Wenn das Problem auftritt, ist das gleiche Taktsignal fälschlicherweise mit beiden verbunden.  Wenn das Problem nicht auftritt, sind jeweils zwei verschiedene Taktsignale mit ihnen verbunden.

Das Ändern der Positionen von zwei Referenz-Takt-Eingabestiften kann dieses Problem beheben:

1. Austausch von zwei Referenz-Takt-Eingabestiften
   • (Beispiel) Wenn Sie derzeit clock_a Signal an den clk0-Eingang und clock_b Signal an den clk1-Eingang anschließen, verbinden Sie clock_a Signal mit dem clk1-Input und clock_b Signal mit dem clk0-Input.
2. Ändern Sie eine oder beide von zwei Referenz-Takt-Eingabestift-Positionen
   • (Beispiel) Verbinden Sie clock_b Siganl mit dem clk3 Input, wenn clock_a Signal derzeit mit dem clk0 Input und clock_b Signal an den clk1 Input angeschlossen werden.

Wenn diese Problemumgehungen das Problem nicht verbessern oder Sie die Eingabestift-Positionen des Referenztakts nicht ändern können, erstellen Sie eine Serviceanfrage über mySupport.