Artikel-ID: 000086802 Inhaltstyp: Product Information & Documentation Letzte Überprüfung: 28.09.2018

Wie können die in der LESEdaten FIFO in Intel® Stratix® 10 Serial Flash Client Intel® FPGA IP Kern gespeicherten Daten mit einem JTAG-Host gelesen werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Mailbox Client Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Auf die FIFO-Lesedaten kann über den "rd_mem"-Bus im Intel® Stratix® 10 Serial Flash Client Intel® FPGA IP-Kern zugegriffen werden. Um die in den FIFO-Lesedaten gespeicherten Daten zu lesen, müssen Sie Daten aus dem "rd_mem"-Bus lesen. Die Startadresse und die Liste der Adressen, in die Sie einlesen können, finden Sie in der Basis- und Endadresse des IP-rd_mem im Platform Designer.

    Weitere Informationen zum Lesevorgangsablauf finden Sie im Benutzerhandbuch Stratix® 10 Serial Flash Client Intel® FPGA IP Core.

     

    Lösung

    Weitere Informationen zum Lesevorgangsablauf finden Sie im Benutzerhandbuch Stratix® 10 Serial Flash Client Intel® FPGA IP Core.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.