Aufgrund eines Problems im JTAG-Over-Protocol-Intel® FPGA IP wird bei der Verwendung der Intel® Quartus® Prime Pro Edition Software Version 21.1 und 21.2 möglicherweise eine ähnliche Fehlermeldung angezeigt wie bei der Generierung des HDL-Codes mit der Option Create simulation model= Verilog oder VHDL.
Fehler: add_fileset_file: Keine solche Datei C:/intelFPGA_pro/21.1/ip/altera/sld/st/intel_st_debug_if/cadence/intel_st_dbg_if_csr_h.sv
während der Ausführung
"add_fileset_file $current_sim/intel_st_dbg_if_csr_h.sv SYSTEM_VERILOG PATH $current_sim/intel_st_dbg_if_csr_h.sv $attr"
(Verfahren "add_rtl_files" Zeile 25)
von innen aufgerufen
"add_rtl_files Sim"
(Verfahren "sim_callback" Zeile 2)
von innen aufgerufen
"sim_callback intel_st_dbg_if_top"
Für die Intel® Quartus® Prime Pro Edition Software Version 21.1 und 21.2 steht ein Patch zur Verfügung, um dieses Problem zu beheben. Laden Sie den Patch über den entsprechenden Link unten herunter und installieren Sie es.
Patch-Intel® Quartus® Prime Pro Edition 21.1 Patch 0.40 für Windows herunterladen (.exe)
Patch Intel® Quartus® Prime Pro Edition 21.1 Patch 0.40 für Linux herunterladen (.run)
Readme für Intel® Quartus® Prime Pro Edition 21.1 Patch 0.40 herunterladen (.txt)
Patch Intel® Quartus® Prime Pro Edition 21.2 Patch 0.13 für Windows herunterladen (.exe)
Patch Intel® Quartus® Prime Pro Edition 21.2 Patch 0.13 für Linux herunterladen (.run)
Readme für Intel® Quartus® Prime Pro Edition 21.2 Patch 0.13 herunterladen (.txt)
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.