In Arria® 10 Geräten kann die anfängliche fPLL-Kalibrierung ausfallen, wenn die Option "Enable phase alignment" (Phasenausrichtung aktivieren) aktiviert ist, wenn sich die fPLL im "Core"-Modus befindet.
Der Grund für dieses Verhalten ist, dass die Ausgabe-C-Zähler der fPLL beim Hochfahren nicht gleichzeitig mit dem Feedback-M-Zähler aus dem Reset freigegeben werden. Die erste Kalibrierung erfolgt nach der Freigabe des Feedback-Zählers, aber vor den Ausgabezählern. Daher schlägt die erste Kalibrierung fehl, da "Enable phase alignment" den C1-Zähler als Feedback-Zähler verwendet.
Um dies zu umgehen, müssen Sie die fPLL neu kalibrieren. Dies erfordert, dass Der Neukonfigurations-Port zur fPLL hinzugefügt wird und dann mit den folgenden Schritten Lese-/Schreibvorgänge an bestimmten Registerstandorten ausgeführt werden:
1) Ändern Sie das Design, um die fPLL-Neukonfiguration zu aktivieren
2) Erstellen Sie Logik im Kern, die Folgendes macht:
a) Schreiben Sie 0x1 in Bit [0] in Adress-0x126 der fPLL. Dies führt dazu, dass die fPLL internes Feedback wählt
b) Schreiben Sie 0x1 in Bits [1] in Adress 0x100 der fPLL und 0x01 sie dann an 0x000 der fPLL adressieren, um PreSICE zur Neukalibrierung der fPLL anzufordern. Die fPLL-Rekalibrierung muss erfolgen, wenn internes Feedback ausgewählt ist.
c) Überwachen Sie Bit 1 der Adresse 0x280 der fPLL und warten Sie, bis sich das Bit an 0x0. Dies zeigt an, dass die Neukalibrierung abgeschlossen ist.
d) Schreiben Sie 0x0 zu Bit [0] in Adress-0x126 der fPLL. Dies führt dazu, dass die fPLL den Feedback-Kompensationsmodus wählt.
e) Überwachen Sie das fPLL-Sperressignal oder Bit [0] der Adresse 0x280 der fPLL und warten Sie, bis die fPLL gesperrt ist.
Diese Schritte sind auch im Benutzerhandbuch Arria® 10 Transceiver PHY im PLL-Feedback- und Kascading-Clock-Netzwerk-Abschnitt abgedeckt.
