Beim Einsatz der Intel® Quartus® Prime Pro Edition Software-Version wird möglicherweise Intel Agilex 7 FPGA EMIF IP und Intel® Stratix® 10 FPGA angezeigt, wenn Ihr Design versucht, Timing Analyzer auf einem Design ohne Kernlogik auszuführen. Das Tcl Timing-Skript erwartet, dass Register mit amm_* Schnittstelle verbunden werden, und diese Pfade konnten nicht analysiert werden.
Fehler(23035): Tcl-Fehler: ERROR: Auflistung ist mit Namen nicht vorhanden. Geben Sie den Namen der Sammlung an, der von einem Tcl-Befehl zurückgegeben wird, der "foreach_in_collection" unterstützt. Beachten Sie, dass ein gültiger Sammlungsname ungültig werden kann, wenn die Variable, die die Sammlung hält, aus dem Umfang ausfällt, sowie infolge einiger integrierter TCL-Befehle, z. B. "string length".
Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software zu beheben, implementieren Sie eine der beiden unten aufgeführten Optionen :
• Verbinden Sie amm_* Signal mit dem Traffic Generator 2.0 (TG2) Toolkit für das Intel Agilex 7 FPGA® DDR4 IP und Intel® Stratix® 10 DDR4 oder
• Schließen Sie die folgende Zuweisung in die .qsf-Datei ein.
set_global_assignment -Name VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1"
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Edition Software behoben.