Artikel-ID: 000086782 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.08.2021

Warum wird das Ausfallsignal vom EMIF-Datenverkehrsgenerator 2.0 fälschlicherweise geltend gemacht?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.4 und früher kann es sein, dass der EMIF-Datenverkehrsgenerator 2.0 (TG2) das Ausfallsignal fälschlicherweise geltend macht, wenn der TG2 so konfiguriert ist, dass TG_USER_WORM_EN = 1, TG_RETURN_TO_START_ADDR = 1, TG_ADDR_MODE = beliebig oder beliebig sequentiell und TG_WRITE/READ_REPEAT_COUNT > 1 sind.

    Dieses Problem tritt auf, da der Zufallsadressengenerator nicht darauf wartet, dass die Lese-/Schreibwiederholungen bei der letzten Iteration der Schleife abgeschlossen werden, bevor die Adresse zurückgesetzt wird, was zu einem falschen Vergleich in TG2 führt.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.