Artikel-ID: 000086773 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.06.2019

Gibt es ein Problem mit der Genauigkeit der LVDS-Eingabe mit differential on-chip termination (OCT) IBIS-Modell von Intel® Stratix® 10, Intel Arria® 10 und Intel Cyclone® 10 GX Geräten?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, es besteht ein Problem mit der Genauigkeit der LVDS-Eingabe mit dem 100-Chip-On-Chip-Termination(OCT)-IBIS-Modell für Intel® Stratix® 10, Intel Arria® 10 und Intel Cyclone® 10 GX-Geräte.

Lösung

Fügen Sie während der IBIS-Simulation eine externe 100-Hemd-Differentialabkündigung in der Nähe des IBIS-Eingangsmodells hinzu, um das Worst-Case-Szenario einer LVDS-Eingabe mit aktiviertem 100.000-Oktober-Anschluss zu simulieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.