Artikel-ID: 000086753 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.08.2021

Warum reagiert der EMIF-Datenverkehrsgenerator 2.0 nicht mehr, wenn die Burst-Länge das Ende des Speicheradressenbereichs erreicht oder überschreitet?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.4 und früher können Sie feststellen, dass der EMIF Traffic Generator 2.0 (TG2) die Pass-, Fail- oder Timeout-Signale nicht geltend macht, wenn der TG2 auf den sequentiellen Modus eingestellt ist und die schriftliche Adresse sich innerhalb von 127 Adressbereichen bis zum Ende des Speichers befindet.

Wenn beispielsweise die Adresse 0xfff0 mit einer Burst-Länge von 0x20 geschrieben wird, wird die TG2 nicht reagiert, da es sich um einen ungültigen Befehl handelt.

Hinweis: Dieses Problem tritt nicht auf, wenn der TG2 auf den Random-Modus oder den random-sequentiellen Modus eingestellt ist, da die Adresse generiert wird, um die Größe der Burst-Länge zu berücksichtigen.

Lösung

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.