Die FIFO-Schreibdaten beziehen sich auf den "wr_mem"-Bus im Serial Flash Client Intel® FPGA IP Kern für Intel® Stratix® 10-FPGAs. Um Daten in FIFO-Schreibdaten vorzuspeichern, müssen Sie Daten in den "wr_mem"-Bus schreiben. Sie können sich für die Startadresse und die Liste der Adressen, in die Sie schreiben können, auf die Basis- und Endadresse des IP-wr_mem im Plattform-Designer beziehen.
Weitere Informationen zum Schreiboperationsablauf finden Sie im Serial Flash Client Intel® FPGA IP Core Benutzerhandbuch für Intel Stratix 10 FPGAs.