Artikel-ID: 000086739 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.05.2018

Warum sehe ich Konfigurationsfehler in meinem Intel® Arria® 10 oder Intel® Cyclone® GX Gerät, wenn ich den Chip-ID-IP-Kern verwende?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Partielle Neukonfiguration Controller Intel® Arria® 10 Cyclone® 10 FPGA IP
  • Chip-ID Intel® Stratix® 10 FPGA IP
  • JTAG UART Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung
    Aufgrund eines Problems mit Intel Quartus-Software® können Sie einen Konfigurationsfehler haben, wenn Ihr Design über chip-ID-IP-Kerne verfügt.
     
    Wenn dies auftritt, sehen Sie möglicherweise das folgende Verhalten:
    • JTAG reagiert nur, wenn Sie das Gerät mit dem Stromzyklus fahren
    • nStatus-Signal bleibt niedrig und kehrt nicht zu einem hohen Wert zurück

     

    Lösung

    Um dieses Problem zu umgehen, halten Sie den Chip-ID-IP-Kern beim Zurücksetzen gedrückt, wenn Sie JTAG verwenden und die Geräterekonfiguration durchführen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Cyclone® 10 FPGAs
    Konfigurationskomponenten für Intel® FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.