Artikel-ID: 000086719 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.10.2019

Warum zeigt der RTL Viewer "Die RTL-Netzliste ist nicht verfügbar. Führen Sie die Analyse und Ausarbeitung aus, um die RTL-Netzliste anzuzeigen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie in der Quartus® Prime Pro Edition Softwareversion 19.1 oder höher den Modus " Aggressive Compile Time-Optimierung " auswählen, kann diese Meldung angezeigt werden, wenn der RTL Viewer nach einem erfolgreichen Kompilierungsvorgang geöffnet wird. Wenn Sie den Optimierungsmodus "Aggressive Compile Time " auswählen, generiert die Quartus® Prime Pro Edition Software keine vollständige Synthese-Netzliste, um die Kompilierungszeit zu verkürzen. Ohne eine vollständige Synthese-Netzliste kann der RTL Viewer kein durchsuchbares RTL-Diagramm erstellen.

    Lösung

    Um dieses Problem zu umgehen, wählen Sie einen anderen Optimierungsmodus in der Quartus® Prime Pro Edition-Software und kompilieren Sie das Design neu.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.