Artikel-ID: 000086691 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.12.2019

Warum steckt das Ausgangs-Taktsignal der ALTCLKCTRL-Intel® FPGA IP in Intel® Arria® 10-SX-Geräten hoch?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • ALTCLKCRTL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Software können Sie feststellen, dass bei Intel® Arria® 10-SX-Geräten das AltCLKCTRL-Intel® FPGA IP-Ausgabe-Taktsignal hoch steckt, wenn es der CLKCTRL_2L_G_I17 Position zugewiesen wird.

    Lösung

    Um dieses Problem zu umgehen, erstellen Sie eine Dummy-Instanz der AltCLKCTRL-Intel® FPGA IP und fügen Sie die folgenden Zuweisungen in der Datei mit den Quartus-Einstellungen (.qsf) hinzu, um die Dummy-Instanz beizubehalten und den Speicherort auf CLKCTRL_2L_G_I17 zu beheben.

    set_location_assignment CLKCTRL_2L_G_I17 –zu

    set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG EIN zu

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 GT SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.