Bei der Kompilierung eines DCP1.2 OpenCL BSP-Designs wird möglicherweise eine kleine Halte-Timing-Verletzung angezeigt.
Diese Halte-Timing-Verletzung verursacht kein Funktionsproblem beim DCP1.2 OpenCL BSP-Design.
Dieses Problem wurde im DCP 1.2.1 OpenCL BSP-Design behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.