Artikel-ID: 000086683 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.03.2017

Warum unterstützt die Arria 10 Externe Speicherschnittstellen-IP-FPGA-IO-Einstellungen für den Datenbus-Eingabemodus in der Quartus Prime Software Version 16.1.1 für DDR4- und QDRIV-Protokolle keine niedrigeren Werte als 60%?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® II Anmeldungs-Edition
    Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieses Problem wurde in Quartus® Prime Software Version 16.1.2 behoben. Alle unterstützten Werte unter 6000 können für die 1,2-V POD I/O-Norm ausgewählt werden, die auf die Protokolle DDR4 und QDRIV ausgerichtet sind.

Für die Speicherschnittstellenprotokolle, die den 1,2-V POD I/O-Standard nicht verwenden (z. B. DDR3, RLDRAM3), wurden Eingabe-Beendigungswerte unter 50 Threads ab Quartus Prime Software Version 16.1.1 entfernt. Weitere Einzelheiten finden Sie in dieser KDB-Antwort.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.