Artikel-ID: 000086682 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 04.04.2017

Wie behebe ich IO_AUX- und RST_SRC_ID Fehler, wenn das Quartus Prime-Projekt Arria 10 EXTERNE Speicherschnittstellen-IP enthält?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Falsche Arria® 10-EMIF-IP-global_reset_n-Port-Signalanschlüsse oder die Aktivierung von In System Sources and Probes (ISSP) können zu Fehlern dieser Art führen:

    Fehler (12934): Das System konnte kein EMIF/PHYLite-System platzieren

    Fehler (14566): Aufgrund von Konflikten mit bestehenden Einschränkungen (1 IO_AUX) kann der/die Verteilgerät(e) nicht 1 Peripheriekomponente(en) platzieren.

    Fehler (175020): Der "Verteiler" kann die Logik nicht IO_AUX platzieren, die Teil Arria 10 External Memory Interfaces ed_synth_altera_emif_ in der Region ist, auf , wodurch er eingeschränkt ist, da es für die Logik dieses Typs keine gültigen Stellen in der Region gibt.
        
    Fehler (175005): Konnte einen Speicherort mit: RST_SRC_ID von (1 betroffener Ort) nicht finden

    Lösung

    Die häufigsten Ursachen dieser Fehlermeldungen und deren Auflösungen sind unten aufgeführt:

    1) Das Quartus® Prime Projekt enthält mehrere externe Speicherschnittstellen, die in I/O-Banken in der gleichen I/O-Spalte platziert werden, aber unterschiedliche Reset-Signale mit ihren global_reset_n Ports verbunden haben.

    Auflösung: Mehrere Schnittstellen, die in I/O-Banken in der gleichen I/O-Spalte platziert sind, müssen über ein gemeinsames Reset-Signal mit ihren global_reset_n Ports verbunden sein.


    2) Das Quartus Prime-Projekt ALTERA_EMIF_ENABLE_ISSP aktiviert. Dies tritt in der Regel auf, wenn mehrere Arria 10-EMIF-Beispieldesigns im Projekt instanziiert sind.
    Eine Beispiel-QSF-Dateibeschränkung ist
    set_global_assignment -Name VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1"

    Auflösung: Entfernen Sie die oben beschriebene qsf-Einschränkung und wählen Sie nicht die Registerkarte Arria 10 External Memory Interfaces IP Diagnostics (IP-Diagnose für externe Speicherschnittstellen) -> Beispieldesign -> Aktivieren der Option In-system-sources-and-probes .


    Wenn nach Der oben gezeigten Anleitung weiterhin ein Fehler angezeigt wird, überprüfen Sie, ob die Speicherschnittstellensignale die Pin-Platzierungsrichtlinien erfüllen.
    Ein empfohlener Ausgangspunkt besteht darin, minimale Platzierungsbeschränkungen zu verwenden und den Rest der Schnittstellensignale vom Quartus-Starter platzieren zu lassen, bevor die Pinout später weiterentwickelt wird.

    Die empfohlenen minimalen Platzierungsbeschränkungen sind:

    • Ein Adresssignal, der PLL-Referenztakt und die KTQ-Pin in der I/O-Bank, die für die Adress-/Befehlssignale ausgewählt wurde.
    • DQS-Signale in den I/O-Banken, die für die Speicher-Datenbus-Signale ausgewählt wurden.


    Weitere Informationen zur Pin-Platzierung finden Sie in diesen Abschnitten im Handbuch für externe Speicherschnittstellen:
    Teil 2 Chapter 1 – Richtlinien für Arria 10 External Memory Interface IP
    Teil 3 Kapitel 2 – Beispiele für Implementierungen von externen Speicherschnittstellen für DDR4 (ähnliche Regeln gelten für andere Speicherschnittstellenprotokolle).

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.