Artikel-ID: 000086670 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.03.2019

Warum sind meine Daten, die an NOR Flash gesendet werden, falsch, wenn ich den OPCODE-Befehl in der Intel® Stratix® 10 Serial Flash Client IP verwende?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Konfiguration Taktfrequenz Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Verwendung der Intel® Stratix® 10 Serial Client IP werden Sie feststellen, dass falsche Daten an den Flash gesendet werden, wenn Sie Daten über das WRITEDATA_0- und WRITEDATA_1-Register senden. Dies liegt daran, dass die Byte-Reihenfolge im Little-Endian-Format ist. Dies entspricht der Durchführung von Lesedatenoperationen.

    Basierend auf dem SPI-Schnittstellenprotokoll wird das bedeutendste Bit (MSB) gesendet oder empfangen, wenn die Daten übertragen werden. Jedes Byte wird also vom kleinsten signifikanten Bit (LSB) zum MSB des READDATA_0, READDATA_1, WRITEDATA_0 und WRITEDATA_1 gespeichert. Mit anderen Worten, die Daten im Register übertragen das LSB-Byte an das MSB-Byte des Lese- oder Schreibdatenregisters.

    Lösung

    Um das Problem zu beheben, müssen Sie die Byte-Reihenfolge der 4-Byte-Daten im WRITEDATA_0 - oder WRITEDATA_1-Register rückgängig machen.

    Beispiel: 4 Byte daten "0x11223344" ist tatsächlich "0x44332211".

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.