Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 18.1 und früher, kann es bei der Simulation eines VHDL-basierten Simulationsmodells von ALTPLL FPGA IP zu einer schwerwiegenden Fehlermeldung kommen.
Um dieses Problem zu umgehen, aktualisieren Sie das Simulationsskript so, dass die IP-Wrapperdatei der obersten Ebene aus dem Verzeichnis <ip name>/synthesis/ anstelle des Verzeichnisses <ip name>/simulation/ verwendet wird.