Artikel-ID: 000086668 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 23.11.2018

Schwerwiegend: (vsim-3817) Der Port "configupdate" der Entität "system_altpll_0" befindet sich nicht in der Komponente, die instanziiert wird.

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Standard Edition Software Version 18.1 und früher, kann es bei der Simulation eines VHDL-basierten Simulationsmodells von ALTPLL FPGA IP zu einer schwerwiegenden Fehlermeldung kommen.

    Lösung

    Um dieses Problem zu umgehen, aktualisieren Sie das Simulationsskript so, dass die IP-Wrapperdatei der obersten Ebene aus dem Verzeichnis <ip name>/synthesis/ anstelle des Verzeichnisses <ip name>/simulation/ verwendet wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Arria® II FPGAs
    Intel® MAX® 10 FPGAs
    เอฟพีจีเอ Cyclone® II
    Cyclone® IV FPGAs
    Cyclone® FPGAs
    Stratix® II FPGAs
    Cyclone® III FPGAs
    เอฟพีจีเอ Arria® GX
    Intel® Cyclone® 10 Düşük Güç FPGA
    Stratix® FPGAs
    Stratix® IV FPGAs
    Stratix® III FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.