Dieser Fehler kann in der Quartus® Prime Pro Edition-Software während der Kompilierung aller Agilex-Gerätedesigns™ auftreten, die die generische serielle Flash-Schnittstelle FPGA IP-Design mit exportierten Conduits enthalten. Dies liegt daran, dass bei der Platzierung der Design-Pins ein OE-Konflikt (Output Aktivable) vorliegt. Der Fehler kann bei verschiedenen Pin-Zuweisungen dupliziert werden, wenn mehrere OE-Konflikte erkannt werden.
In allen Agilex-Geräten™ ist eine Pinplatzierung erforderlich, da die OE-Hardware von x4 DQ-Gruppenpins gemeinsam genutzt wird. Wenn also zwei Conduits mit ihren eigenen OE-Signalen vorhanden sind, sollten sie verschiedenen x4-DQ-Gruppenpins zugewiesen werden, um OE-Konflikte zu vermeiden.
Generic Serial Flash Interface FPGA IP (angezeigt in Technology Map Viewer)
| OE-Signale Exportierte | Conduits |
|---|---|
| dedicated_interface:data_buf[0]~0 | qspi_pins_data[0] |
| dedicated_interface:data_buf[1]~1 | qspi_pins_data[1] |
| dedicated_interface:data_buf[2]~2 | qspi_pins_data[2] qspi_pins_data[3] |
| qspi_inf_inst:oe_reg | qspi_pins_dclk qspi_pins_ncs |
Um diesen Fehler zu vermeiden, sollten exportierte Conduits mit unterschiedlichen OE-Signalen in einer anderen x4-DQ-Gruppe eingerichtet werden, während exportierte Conduits mit einem gemeinsamen OE-Signal innerhalb derselben x4-DQ-Gruppe eingerichtet werden sollten. Ein Beispiel für die Verwendung eines Agilex-Geräts™ (AGFB027) ist in der folgenden Tabelle dargestellt:
| Exportierte Stiftbelegung | x4 DQ-Gruppe (AGFB027) | |
|---|---|---|
| qspi_pins_data[0] | W34 | DQ133 |
| qspi_pins_data[1] | J35 | DQ135 |
| qspi_pins_data[2] qspi_pins_data[3] | L38 W38 | DQ132 |
| qspi_pins_dclk qspi_pins_ncs | J39 C38 | DQ134 |
Die Informationen finden Sie im Agilex™ Allzweck-I/O- und LVDS SERDES-Benutzerhandbuch und in den Pin-Out-Dateien für FPGA.