Artikel-ID: 000086657 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.12.2016

Warum schlägt meine RAM-Inferenz bei Stratix 10 Designs fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der Quartus® Prime Pro Edition Software sehen Sie möglicherweise, dass RAMs, die als M20Ks in Stratix® V oder Arria® 10 abgeleitet wurden, aus einem der folgenden Gründe nicht in Stratix 10 abgeleitet wurden:

    • Stratix 10 unterstützt keine Dual-Port-Dual-Clock-RAMs (True Dual Port)
    • Stratix 10 unterstützt keine TDP-RAMs mit gemischter Breite
    • Stratix 10 unterstützt für TDP-RAMs kein "altes Daten"-Verhalten beim Lesen-während-Schreiben (RDW) eines gemischten Ports
    • Stratix 10 unterstützt nur gemischte Dual-Port-RAMs (SDP) mit gemischten Breiten mit Verhältnissen von 1:2 und 1:4 (1:8, 1:16 und 1:32 werden nicht unterstützt)

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.