Artikel-ID: 000086623 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.01.2021

Warum wird der SPT/CPB-Block-Inhalt gelöscht, wenn die Intel® FPGA IP für Den Client in Intel® Stratix® 10 verwendet wird, oder alle Intel Agilex® Geräte, um den QSPI_ERASE Befehl zum Löschen und Aktualisieren der P1-Partition oder von Appl...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Software ab Version 19.3, wenn die Startadresse der P1-Partition oder des Application Image 1 vom Benutzer manuell zugewiesen wird, weist das Tool Programing File Generator den Inhalt des Unterpartitionstabellen- oder Pointer-Blocks (CPB) im gleichen Flash-Sektor (64 KB) mit der P1-Partition oder dem Anwendungsbild 1 zu.

    Aus diesem Grund wird der Inhalt des SPT/CPB-Blocks gelöscht, wenn der client-Intel® FPGA IP in Intel® Stratix® 10 oder Intel Agilex® Geräten verwendet wird, um den QSPI_ERASE Befehl zum Löschen und Aktualisieren der P1-Partition oder des Anwendungsbilds 1 auszuführen.

    Lösung

    Um dies zu umgehen, fügen Sie dem Werksbild 32 KB hinzu.

    Dieses Problem wird voraussichtlich in der zukünftigen Version Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.