Artikel-ID: 000086614 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.11.2018

Fehler(19433): Übertragung zwischen Peripherie und DSP oder RAM <signal_path> wird eine Zeitübertragung unmöglich machen.</signal_path>

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ein ähnlicher Synthesefehler kann auftreten, wenn Sie die Avalon-MM Clock Crossing Bridge mit der Avalon- oder MMR-Schnittstelle der Intel® Stratix® 10 FPGA EMIF IP in der Intel® Quartus® Prime Platform Designer Version 17.1 oder älter verbinden.

Fehler(19433): Die Übertragung zwischen Peripherie und DSP oder RAM > über logikzellen-<signal_path2> macht die Zeitübertragung unmöglich.

 

Lösung

Dieses Problem wird in der Intel® Quartus® Prime Software Version 17.1.1 oder neuer behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.