Kritisches Problem
Dieser Fehler kann auftreten, wenn Sie Pins, die 1,0-V-I/O-Standardpins umgeben, in derselben Bank platzieren, obwohl die Gesamtanforderung an die gegenseitige Induktivität basierend auf der Tabelle für die gegenseitige Kopplung für die MAX® 10 FPGA erfüllt ist. Dies ist ein bekanntes Problem aufgrund der veralteten Datenbank für die Quartus® Prime-Software und die Tabellenkalkulation.
Dieses Problem wurde in der Quartus® Prime Pro Software Version 22.1 behoben.