Artikel-ID: 000086585 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.05.2013

Arria V GZ Hard IP für PCI Express IP Core RX Interface Nicht in hoher Impedanz, wenn PERST eingefügt wird

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn der nPERSTL* Pin die Arria V GZ Hard IP hält für PCI-Express-IP-Core im Reset, die RX-Schnittstelle befindet sich nicht in hoher Impedanz. Stattdessen zeigt die RX-Schnittstelle etwa 1K Impedanz. Wenn der Link Partner führt Empfängererkennung zu diesem Zeitpunkt durch, es könnte in der Lage sein, um einige Empfänger-Lanes zu erkennen. Wenn der Verbindungspartner dies nicht erkennt alle Lanes, wenn die Hard IP das Reset beendet und das Link-Training beginnt, der Link kann downtrainieren. Und die Verbindung kann einige Lanes ausschließen, die sind tatsächlich verfügbar.

    Lösung

    Die Problemumgehung besteht darin, die CMU PLL und das Hard-Reset zu wählen. Controller für Gen2-Varianten der Arria V GZ Hard IP für PCI Express IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.