Artikel-ID: 000086557 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.10.2015

Warum unterscheidet sich die Top-Ansicht von MAX10 für V36- und V81-Pakete im Pin-Planer von der Paketskizze?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 15.0 Update 1 und früher werden die im Pin Planner angezeigten Pakete MAX®10 Geräte in V36- und V81-Paketen von oben und unten ausgetauscht.

    Die Pin-out-Beeinträchtigung der Geräte ist nicht beeinträchtigt. Die V36- und V81-Paketskizzen sowie Cadence-Symbole sind korrekt.

    Lösung

    Die Pin-Positionen in der oberen und unteren Ansicht wurden in Der Quartus II Software Version 15.0 Update 2 korrigiert.

    Die Positionen des I/O-Banketiketts und des Red-Dot-Indikators sollen in einer zukünftigen Version der Quartus II Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.