Dieser Fehler kann auftreten, wenn Ihr Design eine verkettete DSP-Instanz mit mehr DSP-Blöcken enthält, als in einem Spine-Clock-Bereich in Ihrem Gerät vorhanden sind.
Designs wie benutzerdefinierte FIR-Filter verbinden DSP-Blöcke mit den Scan- oder Kettenbussen. Die Anzahl der DSP-Blöcke, die mit den Scan- oder Kettenbussen verbunden werden können, ist begrenzt.
Der Grenzwert für die Anzahl der DSP-Blöcke in einer Kette variiert je nach Gerät und basiert auf der Anzahl der DSP-Blöcke in einer Spalte einer Spine-Taktregion. Führen Sie die folgenden Schritte aus, um diesen Grenzwert zu bestimmen:
- Führen Sie eine Synthese/Analyse für Ihr Design durch
- Öffnen Sie den Chipplaner und wählen Sie auf der Registerkarte "Layer-Einstellungen" die Option "Spine Clock Regions". Beispielsweise ist der Arria® 10 10AX066 wie unten gezeigt in 30 Spine-Taktregionen unterteilt:
- Zoomen Sie in eine der Spine Clock Regions. Jeder Spine-Clock-Bereich kann 1, 2 oder 4 DSP-Spalten haben. Die Anzahl der DSP-Blöcke und DSP-Spalten variiert in jeder Spine-Taktregion. Siehe zum Beispiel das Bild unten des Spine-Uhrenbereichs 15 in Arria® 10 10AX066 mit 4 Spalten, wobei die 2 längeren Spalten 31 DSP-Blöcke und die 2 kürzeren Spalten 27 DSP-Blöcke haben.
Im Arria® 10 10AX066 ist die Anzahl der DSP-Blöcke pro Spine-Taktspalte wie folgt:
1 Spalte mit 19 DSP-Blöcken
40 Spalten mit 27 DSP-Blöcken
8 Spalten mit 28 DSP-Blöcken
8 Spalten mit 30 DSP-Blöcken
4 Spalten mit 31 DSP-Blöcken
Spalten insgesamt: 61
Gesamtzahl der DSP-Blöcke: 1687
Wenn Ihr Design die Instanziierung mehrerer verketteter DSP-Instanzen erfordert, wählen Sie die Anzahl der Blöcke entsprechend aus. 27 verkettete DSP-Blöcke passen in fast alle Spine-Clock-Bereiche des Arria® 10 10AX066.
Der Fitter wählt den besten verfügbaren Spine-Clock-Bereich für Ihr Design aus.
Um diesen Fehler zu vermeiden, stellen Sie sicher, dass die Anzahl der DSP-Blöcke in der Kette die Anzahl der DSP-Blöcke in einer Spalte mit dem Spine-Taktbereich nicht überschreitet.