Artikel-ID: 000086473 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.10.2018

Warum lässt der Dropdown der FPGA-zu-HPS-Brückenadressbreite im Hard-Processor-System Intel® Stratix® 10-FPGA-IP eine Adressierung von bis zu 40 Bit zu?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Dropdown-Liste "Bridge Address width" im Abschnitt "FPGA to HPS slave interface" des Abschnitts "HPS FPGA AXI Bridges" auf der Registerkarte "FPGA Interfaces" des Hard Processor System Intel® Stratix® 10 FPGA IP ermöglicht die Auswahl von bis zu 40-Bit-Adressierungen. Die vom FPGA aus sichtbare HPS-Adresszuordnung beträgt jedoch nur 128 GB oder 37 Bit.

    Lösung

    Im Intel® Stratix® 10 HPS Interconnect sind die Bits höherer Ordnung verfügbar, werden aber ignoriert. Master, die auf diese Bridge zugreifen, sollten diese Bits nicht verwenden.

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro/Standard Edition Software Version 20.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.