Artikel-ID: 000086459 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2021

Warum führt die Intel Agilex® FPGA HPS versehentlich einen Cold Reset (HPS_COLD_nRESET Pin) durch?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Laut Intel Agilex® 7 Gerätedatenblatt beträgt die minimale Reset-Pulsbreite für das HPS_COLD_nRESET Signal 3 msec (Trst0). Wenn auf diesem Stift eine Pulsbreite von weniger als 3 msec auftritt, kann ein unbeabsichtigter Rücksetzzustand auftreten. Das HPS-System erkennt möglicherweise unbeabsichtigt Impulse von einer Breite von etwa 0,3 msec.

Lösung

Um dieses Problem zu umgehen, implementieren Sie eine externe Hardware-De-Decodierungsschaltkreise, die das HPS_COLD_nRESET-Signal halten, das mindestens 3 msec beträgt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.