Artikel-ID: 000086415 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.11.2017

Fehler (unterdrückbar): (VSIM-3058) Die Breite (83) des Verilog-Ports 'av_st_din_data' stimmt nicht mit der Array-Länge (48) seiner VHDL-Verbindung überein

Umgebung

    Intel® Quartus® Prime Pro Edition
    Getakteter Videoausgang II (4K Bereit) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® Prime-Softwareversion 17.0 Update 1 und früher kann der oben genannte Fehler beim Ausführen eines VHDL-basierten Simulationsmodells für den Clock Video Output II IP-Core angezeigt werden.

Lösung

Für dieses Problem gibt es keine Problemumgehung. Der Benutzer muss die Quartus® Prime Pro Edition-Software Version 20.2 installieren, um das Problem zu beheben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.