Artikel-ID: 000086406 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.02.2013

Mögliche Timing-Ausfälle für LPDDR2-Designs auf Cyclone Geräte mit V-7-Geschwindigkeit

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft LPDDR2-Produkte.

    LPDDR2-Designs für Geräte mit Cyclone V-7-Geschwindigkeit bei 333 MHz kann die Adressen- und Befehls-Timing-Analyse ausfallen.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, das Design unter eine geringere Frequenz (wie z. B. 300 MHz) oder eine -6-Geschwindigkeitsstufe Cyclone V verwenden Gerät.

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.