Im Dokument der 10-GX-, GT- und SX-Gerätefamilien-Stiftverbindungsrichtlinien für Intel® Arria® Pins HPS_Shared_Q2_2 und HPS_Shared_Q4_2 wie folgt:
"Wenn sie als NAND Ready/Busy-Eingabe verwendet werden, verbinden Sie diesen Stift über einen 1-10-k-igen Widerstand mit VCCIO_HPS in der dedizierten I/O-Bank, auf der sich der NAND_RB Stift befindet. Falls sie nicht verwendet wird, programmieren Sie sie in der Intel Quartus Prime Software als Input mit schwachem Pull-up".
Dies ist falsch, die korrekte Aussage sollte Folgendes sein:
"Wenn sie als NAND Ready/Busy-Eingabe verwendet werden, verbinden Sie diesen Stift über einen 1-10-kiges Pull-up-Widerstand mit VCCIO_2L in der dedizierten I/O-Bank, auf der sich der NAND_RB Stift befindet. Falls sie nicht verwendet wird, programmieren Sie sie in der Intel Quartus Prime Software als Input mit schwachem Pull-up".
Dieser Tippfehler soll in der zukünftigen Quartus Prime Version behoben werden.