Aufgrund fortschrittlicher serieller Flash-Geräte mit hoher Dichte, die in Modi arbeiten können (Drei-Byte-/Vier-Byte-Adressierungsmodus), die fähiger sind als die übliche Konfiguration, die vom Drei-Byte-Adressierungsmodus angenommen wird, hängt das Intel® Cyclone® V HPS bei der Konfiguration des HPS Kalt-Reset-Registers (0xffd05004) über den UBOOT-Befehl "mw 0xffd05004 0x00110001" auf, ohne den QSPI-Flash auf den Drei-Byte-Adressierungsmodus zurückzusetzen. Der UART-Druck wie unten:
CPU: Altera SOCFPGA-Plattform
MAINBOARD: Altera SOCFPGA-Cyclone-V-Mainboard
I2C: bereit
DRAM: 1GiB
MMC: ALTERA MILLIMETER: 0
SF: Lese-Datenerfassungsverzögerung kalibriert auf 3 (0- 7)
SF: Erkannt N25Q512 mit Seitengröße 65536, insgesamt: 67108864
Warnung: Fehlerhafte CRC unter Verwendung der Standardumgebung
In: seriell
Out: seriell
Err: seriell
Netz: mii0
Drücken Sie eine beliebige Taste, um den autoboot zu stoppen: 0
SOCFPGA_CYCLONE5 #
SOCFPGA_CYCLONE5 Anzahl mw 0xffd05004 0x00110001
Sie können die QSPI im Drei-Byte-Adressmodus einstellen, bevor Sie das HPS Kalt-Reset-Register (0xffd05004) konfigurieren oder den h2f_cold_reset von FPGA Pin ausgeben, um den QSPI Flash auf den Drei-Byte-Adressmodus zurückzusetzen.