Artikel-ID: 000086381 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.08.2021

Warum sehe ich Bei Intel Agilex 7 FPGA SoC-Designs in Intel® Quartus® Prime Pro Edition Software Version 20.4 und früher Cache-Probleme zwischen hpS und FPGA?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.4 und früher können Cache-Coherency-Fehler auf Intel Agilex® 7 FPGA SoC-Designs für Transaktionen über die FPGA zur SOC-Bridge angezeigt werden.

Lösung

Ein Patch zur Lösung dieses Problems wurde für you-boot-socfpga veröffentlicht und ist auf https://github.com/altera-opensource/u-boot-socfpga

beginnend mit den folgenden Zweige

https://github.com/altera-opensource/u-boot-socfpga

V2020.10

  • HSD #14012926793: Cache: ncore: Deaktivieren des SNOOP-Filters
  • Commit-Datum: 31. März 2021
  • Commit-ID C79C23C6201819CA32B6739EFF2E2B25E19F6624

Dieser Patch ist in späteren Verzweigungen enthalten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.