Artikel-ID: 000086356 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.11.2020

Warum schlägt die FPGA-Konfiguration unter Linux/U-Boot fehl und führt dazu, dass der HPS an Intel® Stratix® 10 SX-Geräten hängen bleibt, wenn ich die Bitströme der Phase 1 und Phase 2 mit aktivierter RSU verwende, die von verschiedenen Int...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Externe Speicherschnittstellen Intel® Cyclone® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Warum schlägt die FPGA-Konfiguration unter Linux/U-Boot fehl und führt dazu, dass der HPS an Intel® Stratix® 10 SX-Geräten hängen bleibt, wenn ich die Bitströme der Phase 1 und Phase 2 mit aktivierter RSU verwende, die von verschiedenen Softwareversionen der Intel® Quartus® Prime Pro Edition generiert werden?

    Das Mischen von Phase-1- und Phase-2-Bitstreams, die aus verschiedenen Intel® Quartus® Prime Pro Edition-Softwareversionen generiert werden, ist ein nicht unterstützter Anwendungsfall.

    Lösung

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 20.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix®

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.