Artikel-ID: 000086335 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.02.2017

Wurden die Arria 10 Geräte-Timing-Modelle für Eingabepfade mit kalibrierten I/O-Standards seit der Veröffentlichung der Quartus Prime Software Version 16.1 Update 1 geändert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, seit der Quartus® Prime Software Version 16.1 Update 1 wurden die Timing-Modelle für die I/O-Eingabepfade für Arria® 10 Geräte aktualisiert. Dies betrifft Designs, die Eingabestifte mit kalibrierten I/O-Standards und entweder 40, 50 oder 6000 Eingabe-Kündigungen verwenden. 3V-I/Os sind nicht betroffen, da sie kalibrierte Kündigungen nicht unterstützen.

    Lösung

    Wenn das Design die betroffenen I/O-Konfigurationsrationen verwendet, führen Sie den TimeQuest Timing Analyzer auf der Quartus Prime Software Version 16.1 Update 2 oder neuer erneut aus. Für die EXTERNAL Memory Interface (EMIF)-IP ist eine Ip-Schnittstelle erforderlich. Wenn Timing-Verletzungen vorliegt, führen Sie den "Chipsatz" in der Quartus Prime Software Version 16.1 Update 2 oder neuer aus, um den Zeitlichen Ablauf des Designs zu schließen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.