Artikel-ID: 000086323 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.08.2012

Warum werden die core_clk_out Zeiteinschränkungen für PCI-Express-Schnittstellen für Cyclone® IV GX-Geräte von der Quartus® II Software ignoriert.

Umgebung

  • Generische Komponente
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 9.1 SP1 und früher wird für Cyclone® IV GX-Geräte die automatisch generierte core_clk_out SDC-Beschränkung fälschlicherweise vorgenommen, und die folgende Warnung wird im Analyse- und Sythesis-Stadium generiert.

    Warnung: Ignorierte Zuweisung: create_clock -name {core_clk_out} -period 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
    Warnung: Argument <> ist eine leere Sammlung

    Um dieses Problem zu beheben, ändern Sie die core_clk_out SDC-Beschränkung in der <veränderungsname>.sdc-Datei in:
    create_clock -name {core_clk_out} -period 8.000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]

    Lösung

    Dieses Problem wird voraussichtlich nicht in einer zukünftigen Version der Quartus II Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Cyclone® IV GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.