Artikel-ID: 000086315 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 08.01.2015

Wie dekodiere ich die AXI-ID-Felder von den HPS-FPGA-Brücken für Cyclone®-V- und Arria®-V-SoC-Geräte?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die ARID-, AWID-, WID-, RID- und BID-Signale geben den Master und das Routing für einen bestimmten Speicherzugriff an, der von den HPS-FPGA-Brücken (entweder der HPS-zu_FPGA-Brücke oder der leichten HPS-zu-FPGA-Brücke) erfolgt.

Bei Arria®-V- und Cyclone®-V-SoC-Geräten ist die AXI-ID, die von der L3-Verbindung ausgegeben wird, ein 12-Bit-Vektor, der sich aus den folgenden Feldern zusammensetzt:
ID[12]: Interconnect-ID, IID
ID[11:3]: Virtuelle ID, VID
ID[2:0]: Slave-Interconnect-ID, SIID

Die VID wird von dem Master empfangen, von dem die Transaktion empfangen wird, und die IID und SIID werden vom L3-Interconnect wie gezeigt zugewiesen:

MasterIID (xxID[12])SIID (xxID[2:0])
MPU1b03B010
DMA1b03B001
DAP1b03B100
FPGA2HPS1b03b000
DMA1b03B001
EMAC01b13B001
EMAC11b13B010
USB01b13B011
NAND1b13B100
TMC1b13b000
SD/MMC1b13B101
USB11b13B110

Die 8-Bit-VID wird vom Master festgelegt, der die Transaktion an die L3-Verbindung gesendet hat.

Die VID für den MPU-Master wird gemäß dem AMBA® Level 2 Cache Controller L2C-310 Revision r3P0 Technical Reference Manual eingestellt, das auf der Website des ARM® Info Centers http://infocenter.arm.com verfügbar ist.

Die VID für den FPGA2HPS-Master reicht von den 8-Bit-AXI-ID-Eingängen zur FPGA2HPS-Brücke.

Die VID für den DMA-Master hat die Bits 7:4 auf 0 und die Bits 3:0 gemäß dem technischen Referenzhandbuch ARM CoreLink DMA-330 Revision r1p1 festgelegt.

Die VID für die Master EMAC0 und EMAC1 ist auf 8h00 für Rx DMA-Zugriffe und 8h01 für Tx DMA-Zugriffe festgelegt.

Die VID ist für USB0-, USB1-, TMC-, DAP-, NAND- und SDMMC-Master immer auf 0 gesetzt.

Lösung

Diese Informationen sind ab Version 16.1 des jeweiligen Gerätehandbuchs enthalten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.