Beschreibung
Nein, die integrierte Quartus® II Synthese unterstützt die Ereignissteuerungen in Verilog HDL nicht. Beispielsweise wird im unten stehenden Code nur ein Register syntheset, obwohl die Quartus-II-Synthese keinen Fehler ausgibt:
module lab0_uart(
input clk_i,
input rx_i,
output reg tx_o
);
always @(posedge clk_i) begin
tx_o <= repeat(2000) @(posedge clk_i) rx_i;
end
endmodule
Lösung
Um dieses Verhalten zu vermeiden, verwenden Sie keine Ereignissteuerungen in Verilog HDL.
Ein Fehler, der darauf hinweist, dass diese Version nicht unterstützt wird, wird voraussichtlich zu einer zukünftigen Version der Quartus II Software hinzugefügt.