Artikel-ID: 000086288 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.08.2017

Warum zeigt meine OpenCL 17.0 BSP-Kompilierung falsche Timing-Fehler an?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA SDK for OpenCL™ Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Im Intel® FPGA SDK für OpenCL™ 17.0 BSP Flow können einige Takte Timing-Ausfälle im BSP während einer Importkompilierung anzeigen, selbst wenn der Basis-Seed das Timing erfüllt hat. Dies ist ein falscher Fehler und wird angezeigt, wenn einige der Beschränkungen von der Basiskompilierung aufgrund der Reihenfolge ignoriert werden, in der SDC-Beschränkungen während der Importkompilierung angewendet werden.

Lösung

Benutzer müssen die folgenden Zeilen in ihrer top.qsf-Datei kommentieren oder entfernen:

Anzahl der SDC-Beschränkungen für die Kompilierung der Basisrevision

set_global_assignment -Name SDC_FILE base.sdc

set_global_assignment -disable SDC_FILE top.sdc

set_global_assignment -disable -name SDC_FILE top_post.sdc

 

Nach änderung der QSF-Datei ist eine weitere Importkompilierung erforderlich.

aoc – Mainboard .cl

Dieses Problem wird voraussichtlich in einer zukünftigen Version des Intel® FPGA SDK für OpenCL™ behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.