Warum erkennt mein Intel® Stratix®-10-SoC-Design manchmal keinen Übergang auf hps_cold_nReset?

Aufgrund eines Problems im Datenblatt für Intel® Stratix® 10 Geräte ist die Anforderungen an die Pulsbreite des Intel Stratix 10 FPGA SDM HPS_cold_nReset Pin nicht dokumentiert.

Die Anforderung an die Pulsbreite des hps_cold_nReset Stifts beträgt 3 ms.

Hinweis:

• Es ist nicht erforderlich, das HPS kalt zurückzusetzen, wenn die Neukonfiguration des Geräts mit dem nConfig-Signal beabsichtigt ist.  Ein nConfig-Ereignis (Neukonfiguration) wird das gesamte Gerät (HPS und FPGA) neu konfigurieren und das Gerät dann von der ausgewählten Boot-Komponente (MSEL-Einstellung) neu konfigurieren.
•  nConfig darf nicht ausgegeben werden, wenn ein HPS-Reset in Prozess erfolgt. Wenn ein HPS-Reset in Bearbeitung ist, warten Sie, bis der HPS-Reset abgeschlossen ist, bevor Sie nConfig ausstellen: Größer als 10 ms ab dem Zeitpunkt, an dem ein HPS-Reset ausgelöst wird.

Siehe auch: Warum kann mein Intel Stratix 10 SoC-Gerät nicht korrekt starten oder konfigurieren, wenn ich das HPS zurücksetzen, während ein Konfigurationsereignis stattfindet?

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.3 behoben.